Implémentation d'un modèle timing dans un simulateur logique junior "VLSI" et restructuration de la chaîne de "CAO" correspondante — Hassina Guendouz